の日本図料井庁(IP)

10 特許出願公開

母公開特許公報(A)

昭63-239676

(....

@Int_Cl_4

anz9 厅内整理番号

砂公開 昭和63年(1988)10月5日

G 11 C 11/34

362 G-8522-5B

等査請求 未請求 発明の数 1 (全14頁)

母発明の名称 半海体記憶装置

到特 图 昭62-71428

❷出 顧 昭62(1987)3月27日

砂 明 者

東京都界梅市今井2325番地 株式会社日立製作所デバイス

開発センタ内

人 質 出砂 株式会社日立塾作所 東京都千代田区神田袋河台4丁目6番地

弁理士 小川 勝男

外1名 .

1. 公男の名称

丰英体配性以及

1. ノモリアレイモ征点する在立のデータはモ介 してパラレルに出力される複数の扱う出しアータ を受け外容から頂始されるクロックは号に従って シリアルに出力する直並列兵換回路と、上記直立 対文技図路のシリアル出力的作を制御するタイし ング前部国際を含み、上記シリアル出力動作を貸 **ほりによって起路されてから上記シリアル出力員** 作を開始するまでの上記クロック信号のナイクル **以を作足することによって任意に改定しうるもの** であることを特徴とする単導体記憶質量。

1. 上記タイリング関連管路は、上記起動制御は 号に同用して外部から供給される上記サイクル数 を取り込み上記クロック信号にほってカウントグ ウンプるメウンタ質路と、上記メウンタ級路の出 力は子が全ビット論理。0.になることを検出し

シリアル出力動作を行うための内部クロック位号 を形成するタイミング製作品数を会ひものである。

チリアあり、トステイタル数はランダム・アクセ・ ス・オート用の放放のデータ入力端子を介して风 始されるものであることを特徴とする分許は求の 超越第1項又は第1項記載の車導体記憶製配。

1. 最男の肝経な以男

(建度上の料用分野)

この及項は、年準体記は禁収に関するもので、 例えば、ランダエ入出力収集とシリアル入出力協 生をわわせ持つ哲像処理用のデュアル・ボート・ ノモリに利用して特に充勁な住形に関するもので 88.

1988には図形率をCRT (発低速率) の音 近 トピ 多元させるための残乱及フレー人 パッファ

特別超63-239676(2)

and the second s

行の1986年3月24日付9日任エレタトロユタス、の243第一264第に記載されている。 上記に記載されるアップル・ポート・メモリには、記世アータモ1ピット又は設ピット最近で入出力するためのラングム・アタセス・ポートと、 区位アータモノモリアレイのワード組織はセンリアルに入出力するためのシングス・アクセス・ポートと、

(見男が似状しようとする問題点)

G

このようなデュアル・ポート・ノモリには、窓 ・ 図に示すように、外部から込めされる対面信号 として、ロクアドレスストローブ信号 R A S & びライトイネーブル信号 W E のほかに、例えばアータを送替 神性寺 D T / O E / O とり アルカカ 付前は 号 3 O E 及びシリアルクロック信号 5 C が設けられる。 アュアル・ポート・ノモリにおいて送み由しデータ をジリアルカカ 動作が行われる 読み出しデータ を送モードは、ロクアドレスストローブ信号 R A 3 がハイレベルからロフレベルに 変化された特点で、

カラムアドレスストローブは号で入る及びライト イネーブル位号軍をがハイレベルであり、アータ 伝送契約はサロマノロミがロウレベルであること によって質別される。このとき、ロウァドレズス トロープは今RASの立ち下がりに同意してほう 出しを行うワードはのアドレスAXが外部娘子A 0~AIC供給され、選択されたフード塩に結合 されるノモタセルからのほみ出しは号が対応する データ頃に確立される。また、ピクアドレススト ローブはサスズミやや送れてロクレベルとされ るカラムアドレスストロープは号CASの立ち下 がりに同期してシリアル出力する先回カラムアド レススYが外部担子A9~AIに供給される。モ の後データを送明音は号の丁ノのEがハイレベル に見されることによって、各データはにパテレル に出力されたほう出しデータモシリアル・アクセ ス・ボートのデータレジスタに伝送するためのタ イミングほ子を小が遊戯されるとともに、シェア プルクロックは守ろCに同算して形成されるティミ ング信号チェに従ってアーチレジスタに転送され

た病しいシリアルデータ((AX・AY)以降の データ)の出力動作が開始される。

アーク反送制部成サロイノロ B を一旦ロウレベ ルとした後、ハイレベルに戻してシリアル自力動 作をは始させるテイミングは、このデュアル・ボ ート・メモリを温動する外部のメモリ可能冒険に 投けられ水平資素位配を計算するためのカウンタ 窓路の出力は今をモニターすることによって試御 っされる。ナなわち、デュアル・ボート・メモリの 1ワードはには合されるノモリセルの読み出しデ ーナの出力が終わりに正ずいた呼点でデュアル・ ピート・メモリの耳及びが行われ、嬉しいツード 塩のノモリセルのほう出しアーツ が対応するアー ナ級に出力される。その後、メモリ製御登路のカ ・クング四路の針数後が最日道訳されたフードはに は合されるノモリセルからの様み出しデータのシ リアル出力鉛作の末尾を示す彼となり、シリアル クロック位号SCがロクレベルとなる呼回を見計 ラって、アーク伝送料Bはサロマノロをがハイレ ベルに見され、折しく選択されたフードはに結合

されるメモリモルからのほう出しアータがアータ レグスタに反送され、シリアル出力的作が弱比される。これにより、CRTのアットレートに同窓 したリアルタイムなデータを送が行われる。

しかしながら、ディスプレイ性質が正常し、高 材料のCRTが研究されることによって、異元デ .ータがシリアル出力されるアットレートが高速化 しておたため、データ伝送料部はサDTノOEを シリアルクロックは与SCに同盟して立ち上げる ことが困難となってもた。丁なわち、データ転送 製御信号 07/02をハイレベルに属すタイミン **ずは、設送のように、メモリ製御着時のカウンタ** 以降の出力はなをモニターすることで決定される。 したかって、シリアルクロックは与SCによって カウンタ製路が参議する近延時間とその出力は早 をマコー Fしてモニチーヤる再以降回が、シリア ルクロックは与S C の揺ぶに比較して相対的に大 8くなると、アータ伝送物B低号DT/OEモジ サテルタロークは与S Cに同葉して立ち上げるこ とが招替となるものである。このため、ガリ智に

対局関 63-239676 (-3)

△収で示すように、データ伝送初知体の「DT/ででとシリアルクロックは今までとの時間関係が発むでもず、特にデータ伝送初節は今でアノロビの立ち上がりがシリアルクロックは今までの立ち上がりに遅れることによって、近しく選択されたワードはに取合されるメモリモルからの扱う由しデータをデータレジスタに接近するためのタイ(ングは今々はが減くなる。これにより、シリアルデータ伝送的作が不安定なものとなり、表示質像が品れてしまうは風となる。

この交易の目的は、シリアルデータ伝送動作の 安定化を図ったデュアル・ボート・ノモリギのギ 3体記位装度を反映することにある。

この免別の食品ならびにその他の目的と呼吸な 特徴は、この別は多の記述をよび終付認道から別 らかになるであろう。

(同窓点を解決するための手段)

本取において関系される実践例のうち代表的な ものの必要を日本に取引すれば、下足の返うであ る。 すなわち、デュナル・ボート・ノモリのデー クを迅時において、扱う由しデータのアータレリスタへの伝送場件を開始するタイミングをデータ を送すイクル尼袋は伝送場件を開始するまでの間のクロック哲学のテイクル股条件定することによって任室に及定であるようにするものである。 (作 周)

上記手段によれば、アュアル・ボート・ノモリのアータを活動作を移動する時点においてノモリ制御国路のカウンク型路の計数はに従ってを活動作を開始するクロックは今位置を任生に復定することができ、またデュアル・ボート・ノモリ内に改けられるカウントダウン関のカウンクを場によりクロックは今に同期したを認動作を行うことができるため、表示データのを活動作の安定化を図ったデュアル・ボート・ノモリギの単等体に促動をであるものである。

(実発例)

第1回には、この鬼気が否用されたデュアル・ ポート・ノギリの一変異例のブロック部が示され ている。同窓の各種数ブロックは、公知の単導体

電気図路の製造技術によって、特に製成されないが、 意味品グリコンのような 1 簿の半導体基底上においてお成される。

この実施例のデュブル・ポート・メモリには、 4ピッチ単位でアクセスされディナミック型RA Mモ革本は成とするテンダム・アクセス・ボート と、フード改単位で記憶データのシリアル入出力 を行うシリアル・アクセス・ポートが受けられる。 ~これにより、デュアル・ポート・ノモリは、一連 のシリアル人出力品作を行いながら円はビランダ ム・アクセス・ポートのアクセスを行うことを可 ほにしている。 また、特に可収されないが、 テン グム・アクセス・ボートに含まれるランダム人出 力目降RIOにはラスタ選挙等を行うための論理 次軍忌辱が使けられ、この論理済業國際を製造す るための経境制御日降PCが投けられる。 論理法 | 耳目略には過速機や過速和等の各種の流撃方法が 周思され、どの演算を行うかは対解信号の特定の **基か合わせにおいてアドレスは早点外放出子』**8 ~A3そ介して入力される改算コードによって指

Rans.

クリアル・アクセス・ポートには、シリアル人 出力国語SIOが良けられ、選客4つのシリアル 人出力選子SIOIーSIO4を介して、4つの メモリアレイに対応する記憶アータが同時にシリアルに人出力される。また、改算コードの特定の 認う合わせにおいて、4つのメモリアレイから出 力される狭み出しアーチをシリアル人出力選子SIOIを介して交互に出力するいわゆる×1ビッ け様感のメモリとして使用することもである。

デュアル・ポート・Jモリには、外部の装置から、造水のダイナミック型RAMで用いられるロウアドレスストローブ信号 RA3。カラムアドレスストローブ信号 CA3及びライトイネーブル信号 WE 事の制度は今の体、出力利度及びランデム・フクセス・ポートとシリアル・アクセス・ポートとか可のデータに送料的に用いられるデータに送射的信号 OT/OEと、シリアル・アクセス・ポートの人出力切り換え料のに用いられるシリアルカカ関節に与るOE及びシリアル人出力時にお

海扇昭63-239676(4)

いて何期は号として思いられるシリアルクロック は号3Cが入力される。

この実施例のデュアル・ボート・ノモリのランダム・アクセス・ボートには、特に対応されないが、くつのノモリアレイM一人RY1一以一人RY4が改けられ、それぞれのノモリアレイに対応してセンスアンプSA1一SA4。カラムスイッナCSWI—CSW4が改けられる。至た、ノモリアレイM一人RY1で共通に、ランダム・アクセス・ボート周カラムアドレスデコーダRCD及びロクアドレスデコーダRDが決けられる。これらのアドレスデコーダは、率等体質版上のノモリアレイの配配に応じて、収效を決けられることもある。第3回には、ノモリアレイM-ARY1とその周辺経路が例示的に示されている

第2別において、ノモリアレイM-ARY1は、 同盟の金重方向に必要されるホャーネのフード域 と、同盟の水平方向に必要されるホ・1種の根本 データ複及びこれらのフード域と相似データ域の 交点に配置される (m + 1) × (a + 1) 図の/ モリセルにより目成される。

ノモサアレイ以一人RYIを提成するダイナリック型ノモリセルは、領報書級用キャベンタとアドレス選択用MOSPETにより構成される。第一の行に配置される。キーは回のノモリセルのアドレス選択用MOSPETのゲートは、対応するワードはには合される。各ワードはは、さらにロップドレスデコーダRDには合され、エアドレスはサイスリー人メーに移定される一本のフードはが選択・砂定される。

ロウアドレスダコーダ R D は、ロウアドレスベッファ R A D B から映物される相様内部アドレス は号 = 1 (ここで、別えば外部から映物されるXアドレスは号 A X 0 と同様の内部アドレスは号 = 10 のように 足ず、以下同じ)をデュードし、Xアドレスは号 A X 0 ~ A X 1 に限定される一本のフードはを選択し、ハイレベルの選択状態とする。ロウアドレスパンスパース X 2 0 ~ A X 1 に限定される一本のフードはを選択し、ハイレベルの選択状態とする。ロウアドレ

スアコーダ月りによるワード故の選択動作は、タイミング可加額路下でから供給されるワード決選 次タイミングは毎々まに従って行われる。

ロクアドレスパッファRADBは、ブドレスツ ルチプレクテ人HXから供給されるロクフドレス 位号を受け、根征内部アドレス位号<u>』=0~-</u>ェー しを形成して、ロウアドレスデコーダRDに供給 する。この実施例のダイナしック型RAMでは、 -ロクフドレスを設定するためのXアドレス信号A エロー人 X I とカラムアアレスを指定するための アプドレスはサムソリームソーは、同一の外が成 子AD一AIを介して呼分割されて供給されるい 力ゆるアドレスマルナブレクス方式をはっている。 したがって、外部から対象は号として供給される ・ロクアドレスストローブは年来入るの立ち下がり に戸悶してXアドレスは子AX0~AXIが、ま たタラムアドレスストローブは今で入るの立う下 がうに同期してYTドレスはサAY8~AYLM それぞれ井郎鳩子A0~Alに供給される。さら に、この実施例のダイナしック型RAMには、ノ

モリセルの記憶データを所定の周期内に扱う出し ・再番も込みするための自動リフレッシュモード がほけられ、この自動リフレッシュモードにおい てリフレッシュすべるフード故を指定するための リフレッシュアドレスカウンタREFCが使けっ

アドレスマルチプレタナ人以又は、タイ(ソグ 関盟日間でいから、民徒されるタイ(ソグ位号 *** ! に従って、外部場子人の~人1を介して、保 れるメアドレス位号 A X O ~ A X I とり フレッシュアドレスは号 C x O ~ C x I を 返れて、 レッシュアドレスは号 C x O ~ C x I を 返れて、 ロウアドレスは号 C x O ~ C x I を 返れて、 スプドレスは号 C x O ~ C x I を 返れて、 ロウアドレスは号 C x O ~ C x I を で C x O ~ A X O ~ A X O ~ A X O ~ A X O ~ A X I を 立 区 に よ の で C x O ~ A X I を 立 区 D ら の り フ レッシュ アドレス か う と で C x の と される 2 5 5 0 で C x の と つ x の と で X の と な な る 2 5 5 0 で C x の と の な の で C x の と で C x の ら の も の り フ レッシュ アドレス カ ク ン チ R E F C x ら 出 カ で C x の ら の カ フ x ア x レッシュ アドレスカ ク ン チ R E F C x ら 出 カ で C x の カ フ x か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら に か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら 出 か ら に か ら 出 か ら 出 か ら 出 か ら に か ら 出 か ら に か ら 出 か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら 出 か ら に か ら い か ら に か ら に か ら に か ら に か ら に か ら に か ら に か ら に か ら に か ら に か ら に か

特別昭63-239676(5)

6.

されるサフレッシュアドレスは号(x 0~(x i を選択する。

別述のように、メアドレスは今人×0~人×1 はロウアドレスストローブは今京人3の立ち下が りに円別して外部加予人0~人1に保助されるた め、ロウアドレスペッファR人DBによるロウア ドレスは今の取り込みは、タイミング製品関係下 Cにおいてロウアドレスストローブは今京人3の 立ち下がりを検出して野瓜されるタイミングは今 チャに従って行われる。

一方、ノモリアレイM-ARY1の門-の列に 配置されるノモリセルのアドレス選択用MOSF とTのドレインは、対応する相様アータ田に貼合 される。ノモリアレイM-ARY1の各相様アー 夕雄は、セの一方において、カラムスイッチCS V1の対応するスイッチMOSPETに結合され、 さらに選択的に相様共進データ地でD1(ここで、 他域共進アータ他の声反転は中位CD1及び反応 は早はCD1をもわせて相様共進データ地でD0 のようにまず、以下同じ)に放送される。

カラ上アドレスペッファ C 人口 B は、タイミッグ 対郊 B 路 下 C においてカラ上アドレスストロープ 住 守 ご 入る の立ち下がり を検出して形成される 対応するは サ・c に 従って、外 2 場子 人 0 ~ 人 1 を介して G 始される Y 7 ドレスは G 入 Y 0 ~ 人 Y 1 を 人 刀 し、 反 は T るととも に、 種 ば 内 選 ア ドレス は S ・ 10 ~ ・ 1 で か 広 して ランダム・アクセス・ポート 用カラムアドレスデコー デ RCO に 「 G は する。

ノモリアレイM-ARY1の各根はデータ級は、 その処方において、センスアンプSA1の別応す る単位国路には合され、さらにシリアル・アクセ ス・オートのデータレジスタDR1の別応する集 位田路には合される。

センスアンプSAIの各単位目的は、交送的域される二つのCMOSインパーナ四路からなるチッチモモの基本限級とする。これらのセンスアンプ単位回路は、タイミング研算日降でこから风谷されるタイミングは守りいによって動作状盤とされ、タノモリモルから対応する相談アータ場に出

カラムスイッチCSWIは、それぞれ対応する相様データ線には合される。・1 対のスイッチMOSPETによって根点される。これらのスイッチMOSPETの協力の超子は、相様表週データ機を保護する東反転標号線CDIに共通には合される。これにより、カラムスイッチCSWIはα・1 極の相様データと共適相様データはCDIとも選択的に関係させる。カラムスイッチCSWIを促進する各対の二つのスイッチMOSPETのゲートはそれぞれ共適を促され、ランダム・アクセス・ボート周カラムアドレスデコーダRCDによって形成されるデータ道路に合うがそれぞれ供給される。

ランダム・アクセス・ボート用カラムアドレス アコーダRCDは、カラムアドレスパッファCA DBから保険される相様内部アドレスは今上70 ~上71をデコードし、タイミング関節四数丁C から保険されるデータ超減収タイミングは今49ァ に従って、上記データ被減収は今を形成し、カラ ムスイッチCSW1~CSW4に保険する。

力される以小説み由しは号を増加し、ハイレベル ノロクレベルの1個信号とする。

ソフドレスはサムソの一人ソーに存定される相 はデータ地が選択的に提供される相様共通データ はCDIは、テンダム・アクセス・ボート用入出 力目時RIOには合される。このテンダム・アク セス・ボート用入出力目時RIOには、ノモリア レイM一人RY2〜M-ARY4に対応して登け がれる相様共通データはCD2〜CD(か同日に はのされる。

ランダム人出力製路 R 1.0 に、デュアル・ボート・ノモリのランダム・アクセス・ボートする込み動作モードにおいて、タイミング財命国路 T C から供給されるタイミング保守 4 いによって動作 はごとされ、人出力場子 1 0 1 ~ 1 0 1 を介して おいの質なから供給される容を込みアータを相称 ちら込みは与とし、相談共正データは C D 1 ~ C D 4 に伝達する。また、デュアル・ボート・ノモ リのランダム・アクセス・ボート 決みむし動作モードにおいて、タイミング関節図路 T C から供給

ï. : . .

投票取63-239676 (6)

されるティくングはサチャドによって動作状態とされ、何様夫遇データはCD1~CD4を分して足速されるメモリモルの議み出し1位は今そさらに、短幅し、入出力増子IO1~IO4から退出する。さらに、このラングム人出力影路RIOには、特に対策されないが、リード・モディファイ・ライト組織を用いて、メモリモルから扱み出したデーチと人力デーチとの間では、の技工を行い再定等も込むための地理演算は関係が使りられる。この地理対する異ななに、ラステ技算等の処理を行うための会なの技工を一とが用意される。

Ġ

60

٤.

).

当理済然問題の資本モードは、根値製御問題を Cによって存定される。機能製御製造すでは、外 部場子Aのへ入まを介して供給される資本コード を保持するためのレジスチと、その資本コードを デコードしは関連を図録の資本モードを選択、接 足するためのデコーダを含む。漢本コードは、カ ラムアドレスストローブ信号 CAS がロウアドレ スストローブ信号 RAS に完立ってロウレベルと され、同時にライトイネーブル暦 9 W E がロウレ ベルとされるほみ合わせにおいて、外部菓子入り 一人3を介してアップル・ボート・ノモリに供給 される。また、法事コードの特定の組み合わせは、 ほぼするシリアル人曲力目費310の由力をいわ ゆる×1ピットは成とするための内部制御は今。 っとして用いられる。

データ入出力対外部場子 I の 1 ~ 1 の 4 には、 は送するように、アュアル・ボート・ノマリのシ リアル読み出し分作マードにおいて、反角はシリ アル出力効作を関始するまでの間のシリアルクロ ック信号 3 にのサイクル数が入力される。これに より、この実践例のデニアル・ボート・ノモリは、 経路はシリアル出力致存を関始するタイミングを 任芝に改定することがでも、高速ドットレートに 対応して知い周珠とされるシリアルクロック信号 3 にに交定して同類化されたシリアル出力操作を 行うことができる。データ入出力提供等略子 1 の 1 ~ 1 ~ 4 に入力されるテイクル数は、内部信号 i ~ 1 ~ 4 として、タイミング制度BBT に 近ろれる。

一方、この実践例のデュアル・ボート・ノモリのシリアル・アクセス・ボートは、各メモリアレイの相様データはに対応して設けられる。十1ビットのデータレジスタDRIーDRIと、データセレクタDSLIーDSLIA及びこれらのとつのデータレジスタとデータセレクタに共通に設けられるボインタアNT。シリアル・アクセス・ボート用カラムアドレスデコーダ3CD及びシリアルー人出力関路3IOによってほぼされる。なお、ボインタアNT及びシリアル・アクセス・ボート用カラムアドレスデコーデSCDは、半導体施設上におけるメモリアレイの配置の関係で改数回及けられることもある。

データレグスクロR(は、ノモリアレイM-ARY1の各相指データ地に対応して取けられるデータテッチ度のエト(壁のフリップフロップを含む。これらのフリップフロップの入山カノードと対応する相様データはの本氏を含り込みび気を成り組の間には、データを透用のスイッチ以口3アと下がそれぞれ及けられ、そのゲートにはタイト

ング制御日路下Cからデータに返用のタイミング 位号がはが供給される。

データレジスナロR1の3ピットは、さらにデータセレクチDSL1の対応するスイッナMの3PETに結合される。データセレクチDSL1は、上述のカラ人スイッチCSW1と同様な構成とされ、データレジスチDR1の3ピットとシリアル人出力用相様共通データはCD31モ選択的に増減する。デーチセレクチDSL1の3別のスイッナMのSFETのゲートはそれぞれ共通遺域され、ポインタPNTからレジスチ選択信号が供給され、

ポインタドNTは、シリアル・アクセス・ボートだかり上アドレスデコーダ3 CDによって作定されるシリアル動作関始ピットを保持するラッナ 回路(ポインタラッチ)と、a+1ピットのシフトレジスタ及びこれらの際に支けられるNチャンネルMOSド8丁からなるスイッチ形路とにより研収される。シフトレジスタの最終ビットの由力 柚子ョ・は七の先頭ピットの人力助子には合され

新聞昭63-239676 (7)

る。また、これらのスイッチ以OSPBTのゲートには、上記タイミングは今ゃのが共進に供給される。 オインチアNTのシフトレジスタは、デルアル・ボート・メモリのシリアル人内カモードにおいて、タイミング間が設定するから保持されるシフトクロック用タイミングは今ゃっに従って、ループ状のシフト負券を行う。オインタケッチ的降に保持された運収収号は、タイミングは今ゃれがハイレベルとされることによって、シフトレジスタの担意はとして供給される。

ンサアル・アクセス・ボート用カラムアドレス アコーダSCDは、カラムアドレスパッファCA DBから供給される組織内部アドレスは号。ア・0 ーニットをデコードし、Yアドレスは号。AY 0 ペソトで設定されるショアル人由力の免職ビット に対応するボインタアドでのビットのみを論理。 1 * とする。すなわち、ショアル人由力モードに おいては、Xアドレスは号AX 0 ~ AX 1 によっ てフードはが延収され、Yアドレスは号AY 0 ~ AY 1 によってシリアル人由力するべき先級のカ ラムアドレスが印定される。シリナル・アクセス・ポート 川カラムアドレスデコーグ3 CDによってポインタア从下の存足されたピットに容も込まれた協理。1、の信号は、ティミング信号をこにはってポインタア N T 内をループ 伏にシットされる。この知理。1、の信号がシフトされなペイレベルのレジスを選択信号が供給され、データルカ は、アーチ は、ロスター R 1 の B は の デュアル・ポート・メモラは、より、この 実施例のデュアル・ポート・メモラは、足はデータのシリアル人間のチェアル・ポート・メモリンスカ ら この 大 が でも、例えば 智味 メモリ に かけるスクロール た 遅 なん に ことができる。

以上のことから、アッフル・ボート・メモリの シリアル級み出し動作モードにおいて、メモリア レイM-ARY1のロ・1週の相称アータはから、 出力されるロナルビットの扱み出しアータは、タ イミングォもがハイレベルとされることによって

データレジスタDR1に取り込まれる。 口吓によ インテアドアでは、タイミング語号 yatのハイレー ベルによってヨインタラッチに保持される違义は **今がシフトレジスタに初期値として転送される。** 扱う出しテータは、メインタPNTから次々に送 られるレジスタ選択位号に使って、シリアル人出 力用相様共選アータはCDSIを会してシリアル 人也刀団珠SIOに送られる。一方、デュアル・ ー ポート・メモリのシリアル書き込み動作モードに おいて、シリアル入出刀雄子SIOIからシリア ル入山力記録310を介してシリアルに入力され る子の込みデータは、メインテアNTから吹ゃに 送られるレジスナ選択は号に従って、デーチレジ ステDRIの対応するピットに収入入力される。 データレジスクロR1に保持された子の込みデー タは、タイリングタルかハイレベルとされること によって、メモリフレイM-ARY1の選択され たフード頃に悠合される=+1日のノモリセルに 一芽に有る込まれる。

・シリアル人出力型降ちずのは、シリアル人出力

用相様表達データ様CDSI~CDSI及びシリ プル人出力選子 S 1 O 1 - S 1 O 4 に対応して改 けられるもつのメインアンアとデータ入力パップ **ァ及びデータ出力パッファモまむ。シリアル入出** 力包造SIOのデータ出力ペッファは、デュアル ・ポート・メモリの抗み出しデータ転送モードに おいて、ティリング製御四路TCから供給される ナイミングは9 forのハイレベルによって島作状 想とされ、対応するシリアル入出力用根様共満デ ータ坦<u>で</u>D31~<u>で</u>DS4を介して出力され対応 するメインアンプによって増幅される基分出しデ ータモ、シリアル人出力端子5 1 0 1 - 5 1 0 4 から外部の装置に出力する。また、シリアル人出 力包四SIOのデータ入力パッファは、デュアル ・ポート・メモリのシリフル目を込み気がモード において、ティリング制御日路TCから供給され るタイミング伝导!smのハイレベルによって動作 状盤とされ、対応するシリアル人出力#子5 I O 1一S104モ介して外部の装置から込給される まら込みデータ を相称なら込み信号とし、対応す

肾間段63-239676(8)

るシリアル人由力層相談会選データはCDS1一 CDS4に伝達する。シリアル人由力目的SIO の記憶データにおけるシリアル人由力動作は、タ イミング製図目降下でにおいて外部から保険されるシリアルタロックは写るでもとに形成される タイミングは写りでに使って行われる。

この実践例のデュアル・ダート・ノモリでは、 選案シリアル人出力目降5 1 0のシリアル出力は 号は、上足のように(つのシリアル人出力 24子 3 101~3104を介して4ビット両時に出力される。しかし、さらに2世容費の大きなシリアル メモリを実質したい場合、このデュアル・ボート・ノモリを、4つのノモリアレイ以一人RY1~ メームRY4から出力される説み出しデータモー つのシリアル人出力増子を介してシリアルに出力 するいわゆる×1ビット接点のように、ラン ダム人出力目降8 1 0 の は近次を自然できる。 ア・ドを制御するための漢字コードの はみ合わるため つが、シリアル出力を×1ビット接点とするため

タイミング製図日路では、外部から製御館号として保助されるロクアドレスストローブは号で入る。 ライトイネーブル信号で見、データ伝送製館信号 T/OE及びシリアル出力製物は今50Eによって、上記各種のタイミングは今そ形成し、各国路

に供給する。また、外部から供給されるシリアル クロック値号5 Cにより、シリアル人出力級作を 円隔化するためのタイミングは号々を形成し、 シリアル人出力器略 5 L Oに供給する。

. . .

各類製造号が調査な扱み合わせとされることで、 デュアル・ポート・メモリの動作モードが指定さ れる。例えば、まずロクアドレスストローブ信号 RASがロウレベルとなり、扱いてカラムアアレ スストロープは号であるがロクレベルとなる時点 てディトイネーブル位号翼型がハイレベルである と、選案のランダム・アクセス・ポートの読み出 し動作モードとされる。ロクアドレスストローブ 位号RASがロクレベルとなり、続いてカラムT Fレスストローブは号でASがロクレベルとなる 写点でライトイネーブルは号製尼がロクレベルで ある場合、政治のランデム・アクセス・ポートの 書き込み動作セードあるいは漢本書き込み動作モ ードとされる。さらに、ロクアドレスストローブ は今RASの立ち下がう時点でライトイネーブル は中WEがハイレベルであうデータを返済部は子

DT/OEかロクレベルの場合、ノも9アレイの 扱み出しアータをアータレクスタロR1ーロR (に転送しいわゆるシリアル扱み出しを行うための 銭み出しアータ転送モーアとされる。

司法のように、この実施例のデュアル・ボート ・ノモリのほふ出しデータを汲モーリでは、ロウ ファレスストロープは今RASのロクレベルへの . 立ち下がりに関系して、データ人均力反外の過子 101-104に尺数は次のシリアル接入出しア ーナのアータ伝送路作を開始するまでのシリアル クロックは号SCのテイダル欧が指定される。こ のため、ティミング制御包以下Cには、データ人 出力電子!01~104を介して入力されるナイ **クル数を取り込み、シリアルクロックは与るCに** 使ってカウントグウンするためのカウンナ回路に TRが殴けられる。各タータ珠に出力された読み 出しデータは、タイリング製御団路下でのカウン 1日覧にてRの計数値が^{*}0 **となることによっ て刃点されるタイリングは与りがによってデータ レジスチDRI~DRIに伝送され、さらにナイ

計同昭63-239676 (日)

のかラシリアル入出力略子SIOI~S:O4モ 介して外部に出力される。

次に、タイミング製造自路ででは、ロップテレ スストローブはサRASの立ち下かり時点でデー タ伝送時間はサロマノOEとともにライトイネー ブルは今秋世がロウレベルでありかつシリアル人 出力可数に与302がハイレベルの場合は、デュ ・フル・オート・メモリモシリアル音を込み数作や ードとし、シリアル入出力端子3101~310 4 モ分して供給されるシリアル番8込みデータが データレジスタDR1~DRLに入力される。ま た、ロクアドレスストローブ信号RASの立ち下 がり時点でデータを送製物はサDTノOEととも にライトイネーブル位号型品がロクレベルであり かつシリアル人由力制御信号302がロクレベル の場合は、至の込みデータ伝送セードとされ、伝 送用タイミング信号を40か形成される。これによ ク、データンジスタ D R 1 1 - D R 4 の最近月スイ ・ッテMOSPBTがオン世界とされて、上記シリ

アルきる込み負作モードによってデータレジスタ DR1-DR6にセットされた昔日込みデータが ノモリアレイの選択されたフードはに結合される ・・しどっトのノモリセルに一芽に入力される。 アニアル・ボート・メモリロシリアル・アグセス ・ポートを思いたシリアル書き込み負責は、上記 のシリアル乗り込み動作セードを実行した後、苦 き込みデータ伝送モードを図み合力せて実行する ことだよって、実現される。

一方、ロクフドレスストローブは号RASの立 ち下がりに先立って、カラムアドレスストロープ 選号でASがハイレベルからロクレベルに変化さ れる場合、いわゆるCASピファフRASリフレ ッシュモードとされる。また、ロクアドレススト ロープ値号RASの立ち下かり時点でライトイネ ープル位号VBがロクレベルであると、漢案モー 『改定サイクルとされ、外部選子人の一人』を介 して保険される技术コードが抵抗制御部路PC内 のレジスタに取り込まれる。

上記波耳モード設定サイクルを比く各勤作モー

ドにおいては、ロクアドレスストローブ佐子京人 ためのXアドレス哲学A·X 0~A X I が外部菓子 A0~A1に供給され、またカラムアドレスが必じ 髪な動作モードにおいては、カラスアソレススト ロープロサCASの立ち下がうに同期して、相談 データ性を指定するためのYTPレスは写AYG ~AY¹が外部選子A0~A1に係給される。

- 第1回には、第1回のデュブル・ポート・ノモ りにおけるテイミング製造製造工での一部の一文 连例の包路図が示されている。

前返のように、この実施別のデュアル・ポート ・ノモリでは、デーテ入出力用外部過子101~ 101を介して、ロクナドレスストローブ信号R AS がロクレベルとなりデュアル・ボート・ノモ りが必動されてから終み由しデータのデータ伝送 動作が開始されるまでのジリアルクロックは与S でのナイクル数が3直曳示により役立される。こ れらのナイクル鉄は、内部アーター・しゃしゃし TRの対応するピットに供給される。

点ランテ退路でTRには、ティミング制御日路 TC内に及けられる伯のティミング発生経路から、 ロクアドレスストローブ世牙RASの立ち下がり に同類して形成されるタイミングは今々のが供給 される。また、河域のタイミング海回母路TC狩 で形成される砂造塔のタイミングはサチェッが係ね Aha.

カウンタ図路CTRの各ピットの反転出力は号 てて~ですは、アンドゲート日野人は1の1つの 入力量子にそれぞれ入力される。アンドゲート質 路AG1の出力は手ェミマのは、カウンテ四路で TROEE出力保予CI-CIMT~TINE 0 ** 丁なわちカランテ目路にTRの計以後が**** てあるともハイレベルとされる。

アンドゲート回路AGIの出力は号ェリアのは ナンドゲート経路NAG1の一方の入力増子に鉄 始されるとともに、インパーク目為NJにより反 伝され、アンドゲート国語ACIの一方の入力線 としてティリング制御国路下でのカウンテ製路で - 子に氏始される。ナンドゲート録頭HAC1の体

計局報63-239676 (10)

方の人力は子には、ロウアドレスストロープは今 京ASのハイレベルからのクレベルへの立ち下が うにおいて、カラムアドレスストローブ世号で入 3及びライトイネーブル位号WEがハイレベルと されかつデータ伝送製製は中ロアノロ里がロクレ ベルとされることでセットされる幽呆されないフ リップフロップの出力はリャノロが、選当な選送 手段(例えば呉敦伽のインパーク回路)Dモ介し て具縫される。つまり、このフリップフロップの 歯力はラットのは、デュアル・ポート・メモリの 送み出しアータ配送ナイクルを設定するためのモ ード信号として薄いられる。これによう、ナンド ゲート国路NAG1の出力は号は、アンアゲート 自然ACIの出力は今cir Gとモードは年 or ロボハイレベルである時にロクレベルとなる。ナ ンドゲート目降NAG1の出力は与は、一方にお いて、波雪な矛族手会Dによって浮球されまらに インパーク目降NAによって反応されたほ。ノア ゲート意味NOGIの一方の入力場子に入力され る。また、ナンドゲート日路NAG1の出方位号

は、像方において、そのセミノアゲート日路NOGIの作方の入力地子に入力される。ノアゲート 日路NOGIの出力は今は、タイミングは与りれ としてポインタPNTに保給される。つまり、こ のタイミングは与りれば、モードは今。rmがハイレベルとされるデュアル・ボート・メモリのは み由レデータ転送モードにおいて、アンドゲート 毎略人GIの由力は与し、1・0がハイレベルとさ れるとも、所定の期間だけ一時的にハイレベルと されるものとなる。

一万、アンドゲート製路AC2の後方の人力協 子には、インパッタ回路以1及び以1を介してシ リアルクロックは号3Cが保持される。これによ カ、アンドゲート回路AG1の出力信号は、アン ドゲート回路AG1の出力は号をもでもがロケレベルでインパータ回路N3の出力は号がハイレベルすなわちおウンタ回路CTRの計数値がでもでなく、シリアルクロックは号3Cがハイレベル でなく、シリアルクロックは号3Cがハイレベル であるときに、ハイレベルとなる。つまり、アン ドゲート回路AG1の出力信号は、カッンタ回路

CTRの計量はが[®] 0 ° に適するまでのウンタ目 路CTRものウントダウンさせるためのか選用タ イミング信号 4 cpとなる。また、インパータ四路 NI及びNIを通ったシリアルクロック信号 S C は、タイミング信号 4 c となる。

•)

男1団には、多4団のタイトング等調目以下に を含むデュアル・ポート・/モリのほみ出しデー タを込せードにおける動作を成別するための一食 洗剤のタイトング図が示されている。この時によ り、この変異例のデュアル・ポート・/モリのほ み出し転送モードの概要を成別する。

多3 図において、このデュアル・ボート・ノモリは、ロウアドレスストローブは早 RA3 がハイレベルからロウレベルに変化されることによって R助される。このロウアドレスストローブは 写 RA3 の立ち下がりに先立って、カラムアドレスストローブは写でAS 及びライトイネーブルほ写 W Eがハイレベルとされ、データ伝送製即は写りT / OEがロウレベルとされる。また、外部椰子Aロース1にはフード後を指定するためのメアドレ

スはサイスリー人 X Iが供給され、データ人出力 対外回摘子 I O I ー I O 4 にはロウブドレススト ロープは写R A S の立ち下がりからほみ出しデー タのシリアル出力気作を固絡するまでのシリアル クロックは写る C のナイタル氏 c I r = が供給される。

このナイクル数でしては、デュアル・ボート・ノモリの方型に及けられるノモリ朝田国路に含まれてTRの水平省工位型を朝田するためのカウンタ団路の計放値に使って決定される。すなわち、しつード語分の扱み出しデータの平尾ピットに対応する計数値をNIとし、ロウアドレスストローブは写来ASを立ち下げる時点での計数値をNIとしてるとも、ナイクル数でしてはは、

etrs→Ni→Kt として求められる。このサイクル故etrsは、 以上の式を選及し、かつデュアル・ボート・ルキ サのランダム・アクセス・ボートにおいて扱み因

レデータが确立されるまでの存留を超える時間で、

升局報63-239676 (11) "

ロクアドレスストローブは今RASの立ち下がりにやや選れて、カラムアドレスストローブは今でASかハイレベルからロクレベルに変化される。このカラムアドレスストローブは今でASの立ち下がりに先立って、外国海子人の一人には、シリアル由力動作において先頭に出力するべきデータはのアドレスがソアドレスに写みYのペAYにとして負給される。ロクアドレスストローブは号RAS。カラムアドレスストローブは号でAS。ライトイネーブルは今軍足及びデータに退却的にサロアノの巨は、カウンタ四路に丁Rの計量はがでの。とはカシファル出力動作が開始された後、ハイレベルに戻される。

デュアル・ポート・メモリでは、ロウアドレスストロープは号RASの立ち下がりによって、Xアドレスは号AX8ーAXIがロウアドレスパッファRADBに取り込まれ、フード取の選択動作が行われる。また、ロウアドレスストローブは号RASの立ち下がりによってモード信号・ィニがのイレベルにされるとともにタイミングは号ャcs

が形成され、データ人因力及外部端子10 Lー1
0 4 には始されるナイタル強にしてまがカウンタ
日路で下Rに取り込まれる。これにより、カウン
ク日路で下Rの出力は「6 で以外の改進となり、
思1四のアンドゲート日路人で1の出力は今 c l
で1はロウレベルとされる。このアンドゲート日路人で1の出力は今のマウレベルでよう、アーンドゲート特路人で10日かりますなわちカウングリート特路人で10日からで10日からなり、アーンドゲート特路人で10日からで10日からなり、アーンドゲート特路人で10日からで10日からなり、アーンドゲート特路人で10日からなり、アーンドゲート特路人で10日からなり、アーンドゲート特路人で10日からは10日からなりによって、取り込まれたテイタル故で1「**・から、0 で日かってカウントグランを開始する。

カウンタ四路にTRによるシリアルクロックは 今3にのカウントダウンが行われている間に、ア スアル・ポート・メモリではフード級の選択操作 が終了し、選択されたフード選に取合される。* し関のメモリセルからの終み出しデータがそれだ。 九対応する相様データ場上には立される。また、

カラエアドレスストローブは今で入るの立ち下が りによって、YTドレスは今人Y0一人Y1が取 り込まれ、シリアル・アクセス・ポート用カラ人 アドレスデコーダSDCによるデータは選択動作 が同始される。このシリアル・アクセス・ポート 用カラ人アドレスデコーダSCDによるデコード 処理が終了するタイしンダで、タイミンダは今々 yaが形成され、ポインタドNTのYTドレスは今 入Y0一人YIに対応するビットに倫理・1・が セットされる。

カウンチ四路でTRによるカウントダウンが返 み、その計数値が「りっになると、アンドゲート 回路人に1の出力は号でしてりがハイレベルとさ れる。これにより、まずインバーチ四路NJの出 力は号がロウレベルとなり、カウンチ回路NJの出 のか適用チイミングは号チcpは停止される。また、 チィミングは号をもいが感点され、各デーチ値に限 立されたほみ出しデータがデータレジスチDR1 一DR4に転送される。また、チィミングは号 チョンボ、シリアル入出力回路310のデータ出力パ ッファロのBを開始するシリアル出力関係は今5 のBに同期して形成される。

タイミング信号のirのハイレベルにより、シリアル人出力級子SIOI~SIOIはハイインピーダンス状態計 i からYアドレスは号AYO一AYIによって指定される先端アドレスの調み出しアータに応じたレベルとされる。これにより、ほみ由しデータの出力負罪が開始される。

タイミング制図は及下では、モードは号。ドースがアンドゲートは降入の1の追力は号を1 にののペイレベルによって、シリアルクロックは号 5 Cに同別したシフトボタイミングは号を6が形成され、シリアル人出力回路310及びポインタ P N Tに決めされる。これにより、シリアル・アクセス・ボート別カラムアドレスアコーグ3CDの選択動作によりポインタP N アのソアドレスは 号入 Y の ー 人 Y 1 に対応するピットにセットされ、データレジスタ D R 1 ー D R 4 に保持された議み出しデータが、シリアル人出力周相将表演データは

特局昭63-239676 (12)

CDS1~CDS4及びシリアル人出力目的31 のを介してシリアル人出力協子3101~310 4に出力される。ケイリングは今々。によるピインタアNTのシフト協作は、タイリングは今のの カレベルからハイレベルへの立ち上がりに同知して行われる。また、ピインタアNTにおいて、タイリングは今々。の先はベルスは無視され、先なアータの出力時間が収収される。

タイミングロ号をこによる扱み肉しデータのシリアル出力的なが違み、末足の成み出しデータの出力が終了すると、シリアル出力可能に受るののがハイレベルに反される。このシリアル出力利のは号 SOEのハイレベルによって、モードは号をいっかのフレベルとされ、シリアル出力用のタイミングは号をorがシリアルグロックに守るこの立ち上がりに同類してロウレベルとされる。これにより、デュアル・ボート・ノモリのシリアル出力的な様化され、シリアル人出力場子5101~5101にハイインピーダンス伏笠とされる。

以上のように、この女法例のデュアル・ボート

・ノモリでは、ほみ出しアータ伝送モードにおい て、ロクアドレスストローブは号見入了の立ち下 がうに周囲して、ロクアドレスストローデは号下 ASの立ろ下がりから読み出しアーナのシリアル 出力操作を開始するまでの間のシリアルクロック は95Cのナイクル故にしてaが指定される。こ のナイタル党にしてエユ、タイモング気質目別で Cに致けられるカクンテ目語CTRに効果セット され、カクントダウンが行われる。カウンタ部路 CTRCよるカウントダウンが終了し、その計様 はが゜0°になった時点で、流み直しデータのシ 9丁ル出力動作が開始される。このため、外部に 及けられるCTRが芥類形化され、夏承データの アットレートが奔沿に高速化されているにもかか わらず、シリアルクロック世号SCとCTROス キャンティミングに従来に同葉してデュアル・オ ート・メモリのシミアル出力動作が行われ、9分 した皇永西忠を得ることができるものである。

以上の本実施例に示されるように、この発明を 西位処理用ノモリとして用いられるデュアル・4

ート・ノモリギの挙導体を位装型に透離した場合、 次のような効果が違うれる。 すなわら、

)

ロデュアル・ボート・ノモリの切みのしデータ伝 送モードにおいて、起動可能の中に向額して、名 登録から終み出しデータのシリアル出力負担を貸 始するまての間のシリアルクロックは号のサイク ル数を消定し、ナイミング製御四路TCに及けら れるカウンテ目はによってカウントダウンするこ とて、シリアルクロックは号に何期し安定したナ イ しングで汲み出しデータのシリアル出力気作モ 店坊することがてきるという西及が得られる。 四上兄の頃により、井田に及けられるCTRが斉 疫却化され、夏泳データのアットレートが声者に 再選化されているにもかかわらず、シリアルクロ ックに与SC及びCTRのスキャンタイミングに 足女に同気して汲み出しデータのマアルティエ伝 送を行うことができ、父友した夏示英雄を得るこ とがてらるという効果が好られる。

以上本党別をによってなされた発明を実施別に 基づる美体的に成別したが、この発明に上足支援

例に展定されるものではなく、その可なを洗点し ない気器では~夏芝可能であることはいうまでも ない。例えば、息1回のタイミング調回器降下で ては、カウンタ国路CTRモカウントダウンする ことによってタイミング整合を行っているが、外 母から供給されるシサアルクロックは号SCのナ イクル肚モしょすをレグズタに保持するとともに カウンタ経路CTRモカウントアップさせ、カク ング語降CTRの治力とレジスタにセットされる ライクル姓としてエとが一致したときにシリアル 出力負作を認施させるようにしてもよい。また、 サイクル数 c l r l をデコードし、対达及けられ るシフトレジスタの対応するピットに油度。1 * モセットした後、シラアルクロックは守ちCによ ってシプトレジスタモシフトさせ、この油理で1 * が元星の位置にほしたことによってシリアル出 力動作を開始させる方法もよい。この式を興ては、 サイクル故にもままもロクアドレスストロープは 48人5の立ち下がりに開助して扱わしているが、 カラムアドレスストロープは号CASの立ち下が

時間昭63-23967€(13)-

りに同類してほねするものであってもよい。さらに、第1回のデュアル・ポート・メモリは、一つのノモリアレイによりほ母されるものであってもよいし、ラング人・アクセス・ポートの入出力日為RIのには武汉耳目的モ及けないなど、そのブロックは成中間調は早のほう合わせる。は本の実施が豊をほりうるものである。

以上のは男では主として本発男者によってなされた免別をその弁別となった利用分野であるデュアル・ポート・ノモリにご用した場合について取りしたが、それに限定されるものではなく、例えばシリアル人山力吸放を持つ後の各種のマルチ・ポート・ノモリにも西周できる。 本発男は、少なくともそのシリアル出力助作が外部から偽給される調査信号及びクロックは号によって制御される

(公司の公及)

本類において調示される発見のうち代叉的なものによって得られる効果を高単に成男すれば、次のとおりである。 ナなわち、デュアル・ボート・

別3 図は、別2 図のデュアル・ボート・ノモリ における終み出しデータ伝送モードの一貫発例を 元才タイミング図。

第4回は、この名別に完立って二温及別者等が 関及したデュアル・ダート・メモリのほか出しデ ータを選モードを示すタイモング目である。

TC・・・タイミングが問題的、CTR・・・ カウンチ目標、AGI〜AGI・・・アンドゲー ト目院、MAGI・・・ナンドゲート回路、NI ーNi・・・インパータ回路。

M - A R Y 1・・・メモリアレイ、S A 1・・・センスアンプ、C S W 1・・・カラムスイッチ、R C D・・・ランダム・アクセス・ポート周カラムアドレスデコーダ、S C D・・・シリアル・アクセス・ポート周カラムアドレスデコーダ、R A・・D B・・・ロウアドレスパッファ、A M X・・・アドレスマルチズレクラ、C A D B・・・カラムアドレスパッファ、R E P C・・・サフレッシュアドレスカウンク、D R 1・・・データセンクタ、P N T・・・ポ

ノモリのはみ出しアータ伝送モードにおいて、名品してからはみ出しアータのアータ伝送内でその始ずるまでの間のシリアルクロッチは今のマイクル数を指定し、タイミング調査担当するに設けられるオリンク西野によってカウントダウンすることで、シリアルクロックは今にはかけることができ、気深アータのドットレートが高速化されるにもかかわらず、シリアルクロックは今及びで下Rのスキャンタイミングに同期したほう出しアータのリアルタイミングに同期したほう出しアータのリアルタイトな送を行うことができ、交足した支流面後を得ることができるものである。

4. 西面の簡単な説明


彩1図は、この角別が当月されたデュアル・ポート・メモリのダイミング製御包含の一部の一覧 注射を示す日時間、


多1回は、第1回のタイミング列目目のを含む デュアル・ボート・メモリの一次境別を示すプロフク回。


インタ、R10・・・ラングム・アクセス・ボート周人山力可称、FC・・・・ 根定等回回路、31 ・・・・シリアル・アクセス・ボート用人出力回


では 川小 士取令人取り

対局昭63-239676 (14)









(19) Japanese Patent Office (JP)

(11) Patent Application Publication

(12) Laid-Open Patent Publication (A) Sho 63-239676

(51) Int. Cl.4 Ident

Identification Code

Office File No.

(43) Publication: October 5, 1988

G11C 11/34

. .

362

G-8522-5B

Examination request: Not requested

No. of inventions: 1

(Total of 14 pages)

(54) Title of the Invention: Semiconductor memory device

(21) Patent Application: Sho 62-71428

(22) Application: March 27, 1987

(72) Inventor: Yasunori [N.B. Other readings of first name possible,]Yamaguchi

c/o Hitachi, Ltd., Device Development Center

2326 Imai, Oume-shi, Tokyo

(71) Applicant: Hitachi, Ltd.

. 4-6 Kanda-surugadai, Chiyoda-ku, Tokyo

(74) Agent: Patent agent Masao [N.B. Other readings of first name possible.] Ogawa and one other

Specifications

1. Title of the invention

Semiconductor memory device

- 2. Claims
 - 1. A semiconductor memory device comprising:

a serial-parallel conversion circuit that receives a plurality of read data that is parallelly output over a plurality of data lines constituting a memory array and provides a serial output in accordance with a clock signal from an external source; and

a timing control circuit that controls the serial output operation of the aforesaid serialparallel conversion circuit; and

characterized by:

the timing for starting the aforesaid serial output operation being set at will by specifying the number of cycles of the aforementioned clock signal required between activation by an activation control signal from an external source and the start of the aforementioned serial output operation.

- A semiconductor memory device described in claim 1 characterized by the aforesaid timing control circuit comprising:
 - a counter circuit that obtains the aforesaid number of cycles from an external source in synchrony with the aforementioned activation control signal and then performs a count-down operation in accordance with the aforementioned clock signal; and a timing generation circuit which, upon detection of logical "0" for all bits in the output signal of the aforementioned counter circuit, creates an internal clock signal that is used for a serial output operation.
- 3. A semiconductor memory device described in claim 1 or claim 2 characterized by:
 the aforementioned semiconductor memory device being a dual port memory; and
 the aforementioned number of cycles being provided over a plurality of data
 input/output terminals for random access port use.

3.Detailed description of the invention

Field of industrial use

The present invention relates to semiconductor memory devices and in particular to an art that is effective, for example, when used with a dual port memory that is used for image processing and possessing both a random input/output function and a serial input/output function.

Prior art

Ç.

A description of a frame buffer memory used with images to display characters, graphics, etc. on a CRT (cathode ray tube) screen is found, for example, in pages 243 through 264 of "Nikkei Electronics" dated March 24, 1986 published by Nikkei McGraw-Hill.

The dual port memory described in the aforesaid literature is provided with a random access port that is used for the input and output of memory data in one-bit units or several-bit units, and a serial access port that is used for the serial input and output of memory data in units of word lines in a memory array.

Problems to be solved with the present invention

As Fig. 4 shows, a dual port memory such as the above is provided with, as external control signals, row address strobe signal RAS, column address strobe signal CAS and write enable signal WE and additionally, for example, data transfer control signal DT/OE, serial output control signal SOE and serial clock signal SC. With a dual port memory, the read data transfer mode – where the read data is serially output – is recognized when the levels of the column address strobe signal CAS and write enable signal WE are high and the level of the data transfer control signal DT/OE is low when the level of the row address strobe signal RAS changes from high to low. At this time, the

address AX of the word line to be read is provided to external terminals A0 through Ai in synchrony with the level of the row address strobe signal RAS rising to high, and the read signals from the memory cells that are connected to the selected word line are set up in the data lines. Also, in synchrony with the level of the column address strobe signal CAS falling to low which occurs with a slight delay following the level of the row address strobe signal RAS becoming low, the address AY of the first column that is to be serially output is supplied to external terminals A0 through Ai.

Thereafter, when the level of the data transfer control signal DT/OE is set back to high, timing signal \$\phi\$dt is generated — the timing signal \$\phi\$dt is used to transfer to the data register of the serial access port the read data that had been parallelly output to each of the data lines — and, along with that, an output operation is begun for the new serial data (data following (AX-AY)) that had been transferred to the data register in accordance with the timing signal \$\phi\$c which is generated in synchrony with the serial clock signal \$C\$.

After the level of the data transfer control signal DT/OE is once set to low, the serial output operation begins when the level returns to high. The timing for this is controlled by monitoring the output signal of a counter circuit which counts the horizontal pixel location and which is provided in an external memory control circuit that drives the said dual port memory. To explain, when the output of the read data in the memory cells that are connected to one word line in a dual port memory is near completion, the dual port memory is reactivated and the read data in the memory cells of the new word line is output to the corresponding data lines. Thereafter, the level of the data transfer control signal

DT/OE is returned to high while monitoring when the level of the serial clock signal SC becomes low which happens when the value of the counter circuit in the memory control circuit shows the end of the serial output operation for the read data from the memory cells connected to the preceding word line that had been selected. This then causes the read data in the memory cells that are connected to the newly selected word line to be transferred to the data register and initiates a serial output operation. This allows a real time data transfer in synchrony with the CRT's dot rate.

However, improvements in display technology have resulted in the development of high-resolution CRTs which have increased the dot rate that determines the rate at which display data is serially output. This has resulted in a difficulty in maintaining a synchrony between the rising of the level of the data transfer control signal $\overline{DT/OE}$ and the serial clock signal SC. To explain, as described earlier, the timing for returning the level of the data transfer control signal $\overline{DT/OE}$ to high is determined by monitoring the output signal of the counter circuit in the memory control circuit. This means that as the delay time involved in advancing the counter circuit using the serial clock signal SC, and the delay time involved in decoding and monitoring the output signal from the counter circuit begin to increase relative to the period of the serial clock signal SC, raising the level of the data transfer control signal $\overline{DT/OE}$ in synchrony with the serial clock signal SC becomes difficult. As the dotted line in Fig. 4 shows, this results in a timing mismatch between the data transfer control signal $\overline{DT/OE}$ and the serial clock signal SC, and in particular, a delay in the level of the data transfer control signal $\overline{DT/OE}$ rising with respect to the rise in the level of the serial clock signal SC. This

then results in shortening the duration of the timing signal odt which is used for transferring to the data register the read data from the memory cells that are connected to the newly selected word line. This results in an unstable serial data transfer operation and a disruption of the displayed images.

It is the object of the present invention to provide a semiconductor memory device such as a dual port memory with a stable serial data transfer operation.

The aforementioned object and other objects of the present invention and its new features will become apparent from the description in the specification and the attached figures.

Means for solving the problems

The following is a brief description of an overview of a representative embodiment among the embodiments disclosed in the present application. To explain, during data transfer in a dual port memory, the timing for starting the transfer of data to the data register is set at will by specifying the number of clock signal cycles required between the activation of the data transfer cycle and the initiation of the transfer operation.

Operation

When the data transfer operation is about to start in a dual port memory, the aforesaid means allows the clock signal position where the data transfer operation is to begin to be specified at will in accordance with the counter value of a counter circuit in a memory control circuit. Furthermore, since a count-down counter circuit provided within a dual port memory is used to perform the transfer operation in synchrony with a clock signal, a semiconductor memory device such as a dual port

memory with a stabilized display data transfer operation is realized.

Embodiments

Fig. 2 shows a block diagram of one embodiment of a dual port memory where the present invention is applied. The respective circuit blocks shown in the said figure are typically formed on, although not restricted to, a single semiconductor substrate such as a single crystal silicon using semiconductor integrated circuit fabrication technology of the public domain.

The dual port memory of this embodiment is provided with a random access port that is accessed in units of 4 bits and whose basic structural element is a dynamic RAM, and a serial access port where memory data is serially input and output in units of a word line. This allows the dual port memory to engage in a series of serial input/output operations simultaneous with accesses made to the random access port. Also, although not restricted by this, a random input/output circuit RIO that is included in the random access port is provided with a logical operation circuit for performing raster operations, etc. A function control circuit that controls the said logical operation circuit is also provided. The logical operation circuit is provided with various operation functions such as logical multiplication and logical addition, and which operation to perform is specified with a [logical] operation code which is specified by particular combinations of the control signals which are input through external terminals A0 through A3 for the address signals.

The serial access port is provided with a serial input/output circuit SIO. Ordinarily, memory data corresponding to four memory arrays are simultaneously and serially input and output through four serial input/output terminals SIO1 through SIO4. However, a specific combination of [logical] operation codes can be used to specify the use as a memory with a x1 bit configuration wherein read

data that are output from the four memory arrays are alternately output from input/output terminal SIO1.

From an external device, in addition to row address strobe signal RAS, column address strobe signal CAS, write enable signal WE and other control signals which are used in ordinary dynamic RAMs, the dual port memory is provided with data transfer control signal DT/OE which is used for output control and for controlling the data transfer between the random access port and the serial access port, the serial output control signal SOE which is used for controlling the switching between input and output operations by the serial access port, and the serial clock signal SC which is used as a synchronization signal during serial input and output operations.

Although not restricted by this, this embodiment of the dual port memory is provided with four memory arrays, M-ARY1 through M-ARY4, and sense amplifiers SA1 through SA4 and column switches CSW1 through CSW4 which correspond to the respective memory arrays. A column address decoder RCD and a row address decoder RD, common to memory arrays M-ARY1 through M-ARY4, are also provided. A plurality of such address decoders may be provided depending on the arrangement of the memory arrays on a semiconductor substrate. Fig. 2 shows memory array M-ARY1 and its peripheral circuitry for illustration purposes.

In Fig. 2, memory array M-ARY1 comprises (m + 1) word lines that are arranged in a direction perpendicular to the said figure, (n + 1) sets of complementary data lines arranged in a direction horizontal with the said figure, and $(m + 1) \times (n + 1)$ pieces of memory cells which are located at the intersections of the said word lines and complementary data lines.

The dynamic memory cells which configure the memory array M-ARY1 are constructed of capacitors for data storage and MOSFETs for address selection. The gates of the MOSFETs for address selection for the (n + 1) pieces of memory cells that are arranged along the same row are connected to the corresponding word line. Each word line is furthermore connected to the row address decoder RD so that one word line that is specified by the X address signal AX0 through AXi is specified and selected.

. }

The row address decoder RD decodes the complementary internal address signals ax0 through axi (here the internal address signal, for example, ax0 with the same phase and the internal address signal ax0 with the opposite phase as the X address signal AX0 that is supplied from an external source are collectively represented as complementary internal address signal ax0; the same convention is used hereinafter) that are supplied by row address buffer RADB, selects one word line that is specified by the X address signals AX0 through AXi and sets the selection state level to high. The selection operation of a word line by the row address decoder RD is performed in accordance with the word line selection timing signal ax that is supplied by the timing control circuit TC.

The row address buffer RADB receives the row address signal from address multiplexer AMX, forms complementary internal address signals ax0 through axi and supplies the signals to the row address decoder RD. The dynamic RAM of this embodiment uses the so-called address multiplex method wherein the X address signals AX0 through AXi which specify the row address and the Y address signals AY0 through AYi which specify the column address are time-division multiplexed and supplied through the same external terminals A0 through Ai. The X address signals AX0 through AXi which are supplied from an external source as control signals are fed to external terminals A0

9

.....

through Ai in synchrony with the level of the row address strobe signal RAS falling, and the Y address signals AY0 through AYi which are supplied from an external source as control signals are fed to external terminals A0 through Ai in synchrony with the level of the column address strobe signal

CAS falling. Furthermore, the dynamic RAM of this embodiment is provided with an automatic refresh mode wherein data stored in the memory cells are read and rewritten using a prescribed period. Therefore, a refresh address counter REFC is provided to specify the word line to be refreshed in the automatic refresh mode.

()

In accordance with the timing signal oref which is provided by the timing control circuit TC, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied via external terminals A0 through Ai and the refresh address signals cx0 through cxi supplied by refresh address counter REFC and transfers the signals to row address buffer RADB as row address signals. To explain, when the level of the timing signal oref is low meaning an ordinary memory access mode, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied by an external device via external terminals A0 through Ai; when the level of the timing signal oref is high meaning an automatic refresh mode, the address multiplexer AMX selects the refresh address signals cx0 through cxi that are supplied by the refresh address counter REFC.

As afore-described, since the X address signals AX0 through AXi are supplied to external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal RAS, the row address signals are obtained by the row address buffer RADB in accordance with the timing signal par which is generated by the timing control circuit TC by detecting the falling level of the row

address strobe signal RAS.

The drains of the MOSFET's used for selecting the addresses of the memory cells that are formed along the same column in memory array M-ARY1 are connected to the corresponding complementary data line. One end of each complementary data line in memory array M-ARY1 is connected to the corresponding switch MOSFET of the column switch CSW1 and, furthermore, is selectively connected to the complementary common data line CD1 (here the noninverting signal line CD1 and inverting signal line CD1 of the complementary common data line are collectively represented as complementary common data line CD0; the same convention is used hereinafter.).

The column switch CSW1 comprises (n + 1) pairs of switch MOSFETs which are connected to their corresponding complementary data lines. The other ends of these switch MOSFETs are commonly connected to the noninverting signal line CD1 or inverting signal line $\overline{CD1}$ which constitute the complementary common data line. This allows the column switch CSW1 to selectively connect (n + 1) sets of complementary data with common complementary data line $\overline{CD1}$. The gates of the two switch MOSFETs in each pair which constitute the column switch CSW1 are commonly connected and are provided with the data line selection signal which is created by the column address decoder RCD for the random access port.

The column address decoder RCD for the random access port decodes the complementary internal address signals ayo through ayi that are supplied by the column address buffer CADB, and, in accordance with the data line selection timing signal pyr supplied by the timing control circuit TC, forms the aforementioned data line selection signal which is then supplied to column switches CSW1

through CSW4.

The timing control circuit TC detects the falling level of the column address strobe signal CAS and generates the corresponding signal cac. In accordance with the signal cac, the column address buffer CADB receives and holds the Y address signals AY0 through AY1 supplied through external terminals A0 through A1 and forms the complementary internal address signals ay0 through ay1 which are then supplied to the column address decoder RCD for the random access port.

The other ends of each complementary data lines in memory array M-ARYI are connected to the corresponding unit circuits of sense amplifier SAI and furthermore to the corresponding unit circuits of data register DRI of the serial access port.

Latches comprising two cross-connected CMOS inverter circuits are used as the basic structural elements of the unit circuits in sense amplifier SA1. Each of the said sense amplifier unit circuits is set in the operation mode by the timing signal opa which is supplied by the timing control circuit TC, amplifies the micro-signals that are read from a memory cell and output to its corresponding complementary data line, and forms a binary signal with a high level or a low level.

The complementary common data line CD1 to which the complementary data line that is specified by the Y address signals AY0 through AYi is selectively connected is connected to the input/output circuit RIO for the random access port. Complementary common data lines CD2 through CD4 which are provided corresponding to memory arrays M-ARY2 through M-ARY4 are similarly connected to the random access port input/output circuit RIO.

When the dual port memory is in the random access port write operation mode, the random input/output circuit RIO, which is set in the operation mode by the timing signal gray supplied by the

timing control circuit TC, receives write data from an external device through input/output terminals 101 through IO4 and transfers the said write data as complementary write signals to the complementary common data lines CD1 through CD4. Furthermore, when the dual port memory is in the random access port read operation mode, the random input/output circuit RIO, which is set in the operation mode by the timing signal orr supplied by the timing control circuit TC, receives binary signals that are read from the memory cells over complementary common data lines CD1 through CD4, amplifies the said binary signals and then outputs the said binary signals from input/output terminals IO1 through IO4. Although not restricted by this, the said random input/output circuit RIO is provided with a logical operation circuit that uses the read/modify/write function to perform various [logical] operations between the input data and data read from the memory cells and then rewrites the results. The said logical operation circuit is provided with various [logical] operation modes for performing processes such as a raster operation.

The operation mode of the logical operation circuit is specified by the function control circuit FC which comprises a register for holding the operation codes which are supplied through external terminals A0 through A3 and a decoder which decodes the said operation codes and selects and specifies the operation mode of the logical operation circuit. When the level of the column address strobe signal CAS is set to low before the row address strobe signal RAS is, and if the level of the write enable signal WE is low at the same time, the operation codes are supplied to the dual port memory via external terminals A0 through A3. Furthermore, the specific combinations of the operation codes are used as internal control signal sp which sets the output of the serial input/output circuit SIO described hereinbelow in the so called x1 bit configuration.

····

As described hereinbelow, when the dual port memory is in the serial read operation mode, the external terminals IO1 through IO4 for data input and output are provided with the number of cycles of the serial clock signal SC required for starting the serial output operation after the serial read operation mode is activated. With the dual port memory of this embodiment, this arrangement allows the timing when the serial output mode will begin after its activation to be set at will and enables a serial output operation that is synchronized in a stable manner with the serial clock signal SC whose period will be short when the dot rate is high. The data on the number of cycles that is supplied to external data input/output terminals IO1 through IO4 is sent to timing control circuit TC as internal signals io1 through io4.

The serial access port of the dual port memory of this embodiment comprises data registers.

DR1 through DR4 of (n + 1) bits corresponding to the complementary data lines in each memory arrays, data selectors DSL1 through DSL4, pointer PNT, column address decoder SCD for the serial access port and serial input/output circuit S1O, the latter three being commonly provided for the aforesaid four data registers and data selectors. Incidentally, depending on the layout of the memory arrays on a semiconductor substrate, a plurality of pointers PNT and a plurality of the column address decoders SCD for the serial access port may be provided.

Corresponding to the complementary data lines in the memory array M-ARY1, the data register DR1 includes (n + 1) pieces of flip-flops for data latching purpose. Switch MOSFETs for data transfer use are provided between the input/output nodes of the said flip-flops and their corresponding noninverting signal line and inverting signal line of the complementary data lines.

Timing signal odt for data transfer use output by the timing control circuit TC is supplied to the gates of the aforesaid MOSFETs.

(

Each bit of the data register DR1 is connected to its corresponding switch MOSFET of data selector DSL1. The data selector DSL1, which is similarly constructed as the afore-described column switch SWI, selectively connects each bit of the data register DR1 with the complementary common data line CDS1 used for serial input and output. The gates of each pair of switch MOSFETs of data selector DSL1 are commonly connected and are provided with the register selection signal from pointer PNT.

The pointer PNT comprises a latch circuit (pointer latch) which holds the serial operation start bit that is specified by the column address decoder SCD for the serial access port, shift register with (n + 1) bits, and a switch circuit consisting of an n-channel MOSFET that is provided between the aforesaid latch circuit and the aforesaid shift register. The output terminal ps for the last bit in the said shift register is connected to the input terminal for the first bit. Furthermore, the aforesaid timing signal \$\phi\$t is commonly supplied to the gates of the aforesaid switch MOSFETs. When the dual port memory is in the serial input/output mode, the shift register of pointer PNT engages in a looping shift operation in accordance with the shift clock timing signal \$\phi\$t that is supplied by the timing control circuit TC. The selection signal that is held by the pointer latch circuit is supplied to the shifter register as its initial value when the level of the timing signal \$\phi\$t becomes high.

The column address decoder SCD for the serial access port decodes the complementary internal address signals ayo through ayi which are supplied by the column address buffer CADB and sets only the bit of pointer PNT corresponding to the first bit of the serial input/output specified by the Y address signals AYO through AYi to a logical "1." To elaborate, when the serial input/output mode is being used, the word line is selected by the X address signals AXO through AXi, and Y address signals AYO through AYi specify the address of the first column where the serial input and output is to

be performed. The logical "1" signal that is written to the specified bit of pointer PNT by the column address decoder SCD for the serial access port is shifted in a loop inside pointer PNT in accordance with timing signal &c. The said shifting of the logical "1" signal results in a register selection signal with a high level to be sequentially supplied to the data selector DSL1. This then results in each bit of data register DR1 to be successively connected to the complementary common data line CDS1 used for serial input and output. With the dual port memory of the present embodiment, this arrangement allows the serial input and output of the memory data to be started from any desired column address which in turn allows processes like scrolling on an image memory to be performed at a high speed.

In the foregoing manner, when the dual port memory is in the serial read operation mode, the (n+1) bits of read data that are output over (n+1) sets of complementary data lines in memory array M-ARY1 are stored in data register DR1 when the level of timing odt becomes high. At the same time, with respect to pointer PNT, when the level of timing odt becomes high, the selection signal that is held by the pointer latch is transferred to the shift register as the initial value. In accordance with the register selection signal that is successively sent from pointer PNT, read data is sent to the serial input/output circuit SIO via the complementary common data line CDS1 for serial input and output. On the other hand, when the dual port memory is in the serial write operation mode, the write data which is serially sent from serial input/output terminal SIO1 via serial input/output circuit SIO is sequentially provided to the corresponding bit of the data register DR1 in accordance with the register selection signal that is successively sent from pointer PNT. When the level of timing odt changes to high, the write data which was stored in data register DR1 is written, all at once, to the (n + 1) pieces of memory cells which are connected to the selected word line in memory array M-ARY1.

The serial input/output circuit StO includes a data input buffer, a data output buffer and four

main amplifiers which are provided corresponding to serial input/output terminals \$101 through \$104 and complementary common data lines CDS1 through CDS4 used for serial input and output. When the dual port memory is in the read data transfer mode, the data output buffer of the serial input/output circuit \$10 is set in the operation mode when the level of the timing signal \$\phis\$s from the timing control circuit TC becomes high, and the data that is output over the corresponding complementary common data lines CDS1 through CDS4 for serial input and output and then amplified by the corresponding main amplifiers is output to an external device using the serial input/output terminals \$101 through \$\text{SIO4}\$. When the dual port memory is in the serial write operation mode, the data input buffer of the serial input/output circuit \$10 is set in the operation mode when the level of the timing signal \$\phis\$w from the timing control circuit TC becomes high, and the write data that is supplied from an external device over the corresponding serial input/output terminals \$101 through \$104 is transferred as complementary write data signals to the corresponding complementary common data times \$\text{CDS1}\$ through \$\text{CDS4}\$ for serial input and output. The serial input/output circuit \$10 performs the serial input and output operation on the memory data in accordance with timing signal \$\phi\$ which is generated by the timing control circuit \$\text{TC}\$ based on a serial clock signal \$\text{SC}\$ that is supplied from an external source.

As described above, with the dual port memory of this embodiment, the serial output signal of the serial input/output circuit SIO is ordinarily output four bits at a time using the four serial input/output terminals SIO1 through SIO4. However, to realize a serial memory with a larger memory capacity, it is possible to use the dual port memory as a memory with the so-called x1 bit configuration where data that is read and output from four memory arrays, M-ARY1 through M-ARY4, is serially output through one serial input/output terminal. In this case, as mentioned earlier, one of the combinations of the operation codes which control the operation mode of the logical operation

circuit in the random input/output circuit RIO is used as internal control signal sp which specifies a x1 bit configuration for the serial output. When the level of the said internal control signal sp from the function control circuit FC becomes high, a multiplexer that is provided in the serial input/output circuit SIO sequentially selects the read data that is serially output over the four sets of serial input/output complementary common data lines CDS1 through CDS4 and outputs to an external devicer using one serial input/output terminal SIO1. Since this serial output is performed in accordance with timing signal &c from the timing control circuit TC, the data rate becomes the same as what the data rate would be for each input/output terminal had the four serial input/output terminals SIO1 through SIO4 been used to perform a serial output four bits at a time.

The timing control circuit TC receives from an external source, as control signals, row address strobe signal RAS, column address strobe signal CAS, write enable signal WE, data transfer control signal DT/OE, and serial output control signal SOE and forms the various aforesaid timing signals and supplies them to the different circuits. The timing control circuit also uses the serial clock signal SC supplied from an external source to generate the timing signal φ c which is used for synchronizing the serial input/output operation and supplies the said signal to the serial input/output circuit SIO.

The operation mode of the dual port memory is specified by suitably combining the various control signals. For example, if the level of the row address strobe signal RAS is low already and if, when the level of the column address strobe signal CAS becomes low, the level of the write enable signal WE is high, the ordinary read operation mode using the random access port is selected. If the

(

level of the row address strobe signal RAS is low already and if, when the level of the column address strobe signal CAS becomes low, the level of the write enable signal WE is low, the ordinary write operation mode using the random access port or the [logical] operation write operation mode is selected. Furthermore, if, when the level of the row address strobe signal RAS falls, the level of the write enable signal WE is high and the level of the data transfer control signal DT/OE is low, the read data in the memory array is transferred to data registers DRI through DR4, and the so-called data transfer mode is selected for serially reading the data.

(2)

transfer mode, when the level of the row address strobe signal RAS falls to low, in synchrony with this change in level, the number of cycles of the serial clock signal SC required from activation until the start of the next data transfer operation on the serial read data is set in external terminals IO1 through IO4 used for data input and output. Because of this, the timing control circuit TC is provided with counter circuit CTR which receives the data on the number of cycles via the data input/output terminals IO1 through IO4 and performs a count-down operation in accordance with the serial clock signal SC. The read data that is output to the respective data lines is transferred to data registers DR1 through DR4 in accordance with the timing signal odd which is generated when the value of counter circuit CTR in the timing control circuit TC becomes "0." The said data is then output by the serial input/output circuit SIO to the outside via serial input/output terminals SIO1 through SIO4 in accordance with the timing signal oc.

Next, if, when the level of the row address strobe signal RAS falls, the levels of the data transfer control signal DT/OE and the write enable signal WE are both low and the level of the serial input/output control signal SOE is high, the timing control circuit TC sets the dual port memory in the serial write operation mode, and the serial write data that is supplied via serial input/output terminals SIO1 through SIO4 is fed to data registers DR1 through DR4. On the other hand, if, when the level of the row address strobe signal RAS falls, the levels of the data transfer control signal DT/OE and the write enable signal WE are both low and the level of the serial input/output control signal SOE is also low, the write data transfer mode is selected, and the transfer timing signal odt is generated. This sets the transfer switch MOSFETs of data registers DR1 through DR4 in an ON state. This results in the afore-described serial write operation mode, and the write data stored in data registers DR1 through DR4 are fed all at once to (n + 1) bits of memory cells that are connected to the selected word line in the memory array. The serial write operation using the serial access port of a dual port memory is realized by executing the write data transfer mode in combination after executing the afore-described serial write operation mode.

ξ ...

On the other hand, if the level of the column address strobe signal CAS changes from high to low before the level of the row address strobe signal RAS falls to low, the so-called CAS before RAS refresh mode is selected. Also, if the level of the write enable signal WE is already

low when the level of the row address strobe signal RAS falls, the [logical] operation mode setting cycle is selected, and the [logical] operation code which is supplied via external terminals A0 through A3 is stored in the register in the function control circuit FC.

With all of the operation modes other than the afore-described [logical] operation mode setting cycle, the X address signals AX0 through AXi which specify the word line are supplied to the external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal RAS.

Also, if a particular operation mode requires a column address, the Y address signals AY0 through AYi which specify the complementary data line are supplied to external terminals A0 through Ai in synchrony with the falling level of the of the column address strobe signal CAS.

(. .

}

Fig. 1 shows a circuit diagram of a part of one embodiment of the timing control circuit TC for a dual port memory shown in Fig. 2.

As previously stated, with the dual port memory of this embodiment, the data input/output external terminals IO1 through IO4 are used to specify, using a binary representation, the number of cycles of the serial clock signal SC that is required from the activation of the dual port memory by the level of the row address strobe signal RAS becoming low until the start of the data transfer operation on the read data. The said number of cycles is supplied as internal data io1 through io4 to the corresponding bits in the counter circuit CTR in the timing control circuit TC.

Another timing generating circuit is provided within timing control circuit TC, and from the said other timing generating circuit, the counter circuit CTR receives the timing signal cos which is

generated in synchrony with the falling level of the row address strobe signal RAS. The counter circuit CTR also receives the [counter] advancing timing signal \$\phi cp\$ which is created within the timing control circuit TC shown in the said figure.

The inverted output signals C1 through C8 from each bit in the counter circuit CTR are supplied to the four input terminals of the AND gate circuit AG1. The level of the output signal ctr0 of the AND gate circuit AG1 is set to high when the inverted output signals C1 through C8 of the counter circuit CTR are all logical "0," that is, when the value of the counter circuit CTR becomes "0."

The output signal ctr0 of the AND gate circuit AG1 is fed to one input terminal of the NAND gate circuit NAG1 and, after the said output signal has been inverted by inverter circuit N3, also to one input terminal of the AND gate circuit AG2. The other input terminal of the NAND gate circuit NAG1 receives the output signal srm from a flip-flop which is not illustrated after the said output signal srm has passed through a suitable delay means (for example, an even number of inverter circuits). The said output signal srm from the flip-flop which is not illustrated is set if, when the level of the row address strobe signal RAS falls from high to low, the levels of the column address strobe signal CAS and the write enable signal WE are high and the level of the data transfer control signal DT/

OE is low. In other words, the output signal srm of the said flip-flop is used as a mode signal which specifies the read data transfer cycle of the dual port memory. Given this setup, the level of the output signal of the NAND gate circuit NAG1 becomes low when the levels of the output signal ctr0 of the AND gate circuit AG1 and the mode signal srm are high. The output signal of the NAND gate circuit

NAGI is delayed by a suitable delay means D, inverted by inverter circuit N4 and then fed to one of the input terminals of the NOR gate circuit NOGI while the output signal of the NAND gate circuit NAGI is also fed directly to the other input terminal of the NOR gate circuit NOGI. The output signal of the NOR gate circuit NOGI is fed to pointer PNT as timing signal odt. In other words, when the level of the mode signal srm is high which means that the dual port memory is in the read data transfer mode, the level of the timing signal odt is temporarily set to high for a prescribed amount of time when the level of the output signal ctr0 of the AND gate circuit AGI is high.

)

Serial clock signal SC that has passed through inverter circuits N1 and N2 is fed to the other input terminal of the AND gate circuit AG2. This means that the level of the output signal of the AND gate circuit AG2 becomes high when the level of the output signal cirO of the AND gate circuit AG1 is low, the level of the output signal of the inverter circuit N3 is high, that is, when the value of the counter circuit CTR is not "0," and the level of the serial clock signal SC is high. In other words, the output signal of the AND gate circuit AG2 serves as a timing signal ϕ cp which advances and counts down the counter circuit CTR until the value of the counter circuit CTR becomes "0." Also, the serial clock signal SC that has passed through inverter circuits N1 and N2 becomes timing signal ϕ c.

Fig. 3 shows a timing chart of one embodiment which is used to explain the operation of the read data transfer mode for a dual port memory that includes the timing control circuit TC shown in Fig. 4 [sic]. An overview of the read transfer mode of the dual port memory of this embodiment is explained with reference to Fig. 3.

In Fig. 3, the dual port memory is activated when the level of the row address strobe signal

RAS changes from high to low. Prior to the level of the row address strobe signal RAS falling

from high to low, the levels of the column address strobe signal CAS and write enable signal WE are set to high, and the level of the data transfer control signal DT/OE is set to low. The X address signals AX0 through AX1 which specify the word line are fed to the external terminals A0 through Ai, and the number of serial clock signal SC cycles ctrz which must elapse between the level of the row address strobe signal RAS falling and the start of the serial output operation on the read data is fed to external terminals IO1 through IO4 used for data input and output.

The number of cycles ctrz is determined by the counter value of a counter circuit which is included in a memory control circuit that is external to the dual port memory and which is used for controlling the horizontal pixel location on a CTR [sic]. To explain, letting NI represent the counter value corresponding to the last bit in one word line worth of read data and N2 represent the counter value when the level of the row address strobe signal RAS is to fall, the number of cycles ctrz is determined as follows:

ctrz = N1 - N2

The number cycles ctrz is set to a suitable value that satisfies the above equation while providing more time than is necessary to set a read data in the random access port of a dual port memory.

The level of the column address strobe signal CAS changes from high to low with a slight delay after the level of the row address strobe signal RAS falls. Prior to the level of the column address strobe signal CAS falling from high to low, the address of the data line that should be output

first during a serial output operation is supplied to external terminals A0 through Ai as Y address signals AY0 through AYi. The levels of the row address strobe signal RAS, column address strobe signal CAS, write enable signal WE and data transfer control signal DT/OE are returned to high after the counter value of the counter circuit CTR has become "0" and the serial output operation has been started.

With the dual port memory, when the level of the row address strobe signal RAS falls, the X address signals AX0 through AXi are stored in the row address buffer RADB, and a word line selection operation is performed. When the level of the row address strobe signal RAS falls, the level of the mode signal srm is set to high, the timing signal acts is generated, and the number of cycles ctrz which is supplied to external terminals IO1 through IO4 used for data input and output are stored in the counter circuit CTR. This makes the output of the counter circuit CTR to a value other than "0," and the level of the output signal ctr0 of the AND gate circuit AG1 shown in Fig. 1 becomes low. When the level of the output signal of the said AND gate circuit AG1 becomes low, that is, when the level of the output signal of the inverter circuit N3 becomes high, the output signal of the AND gate circuit AG2, that is, the timing signal act for advancing the counter circuit CTR is generated. Whenever the level of the said timing signal act for advancing the counter circuit CTR counts down from the value of the number of cycles ctrz that was initially stored toward the value of "0."

While the counter circuit CTR is counting down the serial clock signal SC, the word line selection operation is completed in the dual port memory, and the data that is read from the (n + 1) memory cells that are connected to the selected word line is set in their corresponding complementary

data lines. Also, when the level of the column address strobe signal CAS falls, the Y address signals AYO through AYi are received, and the column address decoder SDC for the serial access port begins selecting a data line. At the same time that the said column address decoder SCD for the serial access port completes the decoding process, the timing signal ϕ ys is created, and a logical "1" is set in the bits of pointer PNT corresponding to the Y address signals AYO through AYi.

As the counter circuit CTR counts down and when the counter value becomes "0," the level of the output signal ctr0 from the AND gate circuit AGI becomes high which causes the level of the output signal of the inverter circuit N3 to become low and stops the timing signal \$\phi\$\$ p which is used for advancing the counter circuit CTR. Also, timing signal \$\phi\$\$ this created and the read data that had been set in each of the data lines is transferred to data registers DR1 through DR4. Furthermore, timing signal \$\phi\$\$sr is generated in synchrony with the serial output control signal \$\overline{SOE}\$ which controls the data output buffer DOB of the serial input/output circuit SIO.

With the timing signal ear at a high level, the serial input/output terminals SIO1 through SIO4 changes from a high-impedance state Hz to a level commensurate with the read data in the first address specified by Y address signals AYO through AYi. This commences the output operation of the read data.

With the levels of the mode signal srm and the output signal ctr0 of the AND gate circuit AG1 being high, the timing control circuit TC generates timing signal ϕ c which is used for shifting and is synchronized with the serial clock signal SC. The said timing signal ϕ c is supplied to the serial input/output circuit S10 and the pointer PNT. This causes the logical "1" signal that had been set by the selection operation of the column address decoder SCD for the serial access port in the bits of

pointer PNT corresponding to the Y address signals AYO through AYi to shift in a loop. This causes the read data that had been stored in data registers DR1 through DR4 to be output to serial input/output terminals SIO1 through SIO4 via the serial input/output circuit SIO and the complementary common data lines CDS1 through CDS4 for serial input/output use. The shifting of the pointer PNT with the timing signal ϕ c happens in synchrony with the level of the said timing signal rising from low to high. The pointer PNT ignores the first pulse from the timing signal ϕ c so as to secure an output time width for the first data.

As the serial output operation for the read data progresses as dictated by the timing signal ϕ c and when the last read data is output, the level of the serial output control signal \overline{SOE} is returned to high which causes the level of the mode signal srm to become low which, in turn, causes the level of the serial output timing signal ϕ sr to be set to low in synchrony with the level of the serial clock signal SC rising to high. This stops the serial output operation of the dual port memory, and the serial input/output terminals SIO1 through SIO4 are set in a high-impedance state.

64

As the foregoing description shows, when the dual port memory of the present embodiment is in the read data transfer mode, the number of cycles ctrz of the serial clock signal SC required between the level of the row address strobe signal RAS becoming low and the start of the serial output operation of the read data is specified in synchrony with the level of the row address strobe signal RAS becoming low. The said number of cycles ctrz is set in the counter circuit CTR in the timing control circuit TC as an initial value for starting the count down operation. When the counting down by the counter circuit CTR ends and the counter value becomes "0," the serial output operation of the read data is begun. This allows the serial output operation of the dual port memory to be performed in

accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

As the foregoing description of the present embodiment shows, a semiconductor memory device such as a dual port memory that uses the present invention for image processing provides the following effects, namely:

- (1) When a dual port memory is in the read data transfer mode, by specifying in synchrony with the activation control signal the number of cycles of the serial clock signal between the activation and the start of the serial output operation on the read data and by counting down using the counter circuit provided in the timing control circuit TC, the serial output operation on the read data can be started with a timing that is synchronized in a stable manner with the serial clock signal.
- (2) Because of (1) above, a real time transfer of the read data can be performed in accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

The invention made by the inventor has been described hereinbefore in concrete terms using one embodiment of the invention, but the present invention is not restricted by the said embodiment. Needless to say, various modifications are possible without deviating from the gist of the invention. For example, the timing control circuit TC of Fig. 1 coordinates the timing by performing a count down operation with the counter circuit CRT. However, it is also acceptable to store the number of cycles circuit of the serial clock signal SC supplied from the outside in a register and to count up the counter circuit CTR and to start the serial output operation when the output of the counter circuit CTR matches

the number of cycles ctrz set in the register. It is also acceptable to decode the number of cycles ctrz, set a logical "1" in the corresponding bit of a separately provided shift register, shift the said shift register using the serial clock signal SC, and start the serial output operation when the said logical "1" has reached a prescribed position. With the present embodiment, the number of cycles ctrz is provided in synchrony with the falling level of the row address strobe signal RAS, but it is also acceptable to do this in synchrony with the falling level of the column address strobe signal CAS. Furthermore, it is acceptable for the dual port memory shown in Fig. 2 to comprise only one memory array or for the input/output circuit RIO for the random access port to be not provided with a logical operation circuit. In this manner, various modifications are possible in the block configuration, the combination of the control signals, etc. that are used.

Even though the description hereinbefore of the present invention was provided as applied to a dual port memory, the present invention is not restricted to use with dual port memories. For example, the present invention can be used with various multi-port memories with a serial input/output function. At the least, the present invention can be used with semiconductor memory devices whose serial output operation is controlled by control signals and a clock signal that are provided from an external source.

Effects of the invention

)

The effects that are obtained from the representative example of the invention disclosed in this application are as follows. To explain, when a dual port memory is in the read data transfer mode, by specifying the number of cycles of the serial clock signal between activation and the start of the data transfer operation on the read data and by counting down using the counter circuit provided in the

timing control circuit TC, the serial output operation on the read data can be started using a timing that is synchronized in a stable manner with the serial clock signal, and since a real time transfer of the read data can be performed in synchrony with the serial clock signal SC and the scanning timing of the CTR [sic], stable displayed images are obtained even when the dot rate of the displayed data is increased.

4 Brief description of the figures

Fig. 1 is a circuit diagram showing a part of one embodiment of a timing control circuit of a dual port memory that uses the present invention.

Fig. 2 is a block diagram showing one embodiment of a dual port memory that includes the timing control circuit shown in Fig. 1.

Fig. 3 is a timing chart of one embodiment of the read data transfer mode in a dual port memory shown in Fig. 2.

Fig. 4 is a timing chart for the read data transfer mode in a dual port memory which was developed by the inventor of the present application in concert with other individuals before the present invention.

TC:

Timing control circuit

CTR:

Counter circuit

AGI through AG2: AND gate circuits

NAG1:

NAND gate circuit

N1 through N4:

Inverter circuits

M-ARY1:

Memory array

SA1:

Sense amplifier

CSW1:

Column switch

RCD:

Column address decoder for the random access port

SCD:

Column address decoder for the serial access port

RADB:

Row address buffer

AMX:

Address muliplexer

CADB:

Column address buffer -

REFC:

Refresh address counter

DRI:

Data register

DSLI:

Dată selector

PNT:

Pointer

RIO:

Input/output circuit for the random access port

FC:

Function control circuit

SIÒ:

Input/output circuit for the serial access port

Agent: Patent agent Masao Ogawa [Seal: Illegible]

Fig. 1

6,7

Fig. 2

Fig. 3

Fig. 4